IT时报记者 王昕
曾经的PC时代，芯片的手艺立异很大水平上依靠于晶体管密度提高和CPU架构的升级；但当数据驱动的互联网时代光降，云较量和AI等手艺演进向芯片提出了近乎无尽头的大算力需求，若何竖立全新的芯片成长路径？
全球最大芯片厂商英特尔给出的谜底是，采用一整套全新封装手艺集成，并最终实现“乐高式”的芯片、机能叠加的整体封装方案。经由这组手艺，英特尔进展用小型芯片封装芯片，以实现单片机系统级芯片的机能。
据悉，英特尔是业界第一家实现这种完整三维“乐高式”封装通用解决方案的制造商。
“三层楼”里藏着10块芯片
“这个裸片上面叠了三层，非常小、非常薄，有底层的CPU和上层的存储等。”英特尔公司集体副总裁兼封装测试手艺斥地部门总司理Babak Sabi举着一块手刺巨细的封装芯片组向《IT时报》记者介绍，这片是较大的封装案例，个中藏着10块小芯片。
Babak Sabi强调，英特尔是一家垂直集成全芯片制成链条的IDM厂商，这为英特尔供应了无与伦比的财富化优势，经由从晶体管再到整系统统层面的集成，英特尔能够供应周全的解决方案，“在异构集成时代，英特尔的IDM拥有绝对的优势，这让几乎所有产物都能够非常轻松地集成在客户的..上。”
在芯片制造流程中，封装是最后一步，但这并不故障封装成为产物立异的催化剂。进步的封装手艺能够集成各类工艺过程的较量引擎，以实现与单片机相似的机能，但其..局限远远跨越了单芯片集成的芯片尺寸限制，这些手艺将大大提高产物级机能和效率，削减面积，同时对系统架构进行周全厘革。
因为英特尔的垂直集成系统构造在异构集成时代有其自身的优势，其能够同时优化系统构造、流程和封装，以交付领先的产物。
系统更薄、芯片更小
众所周知，GPU和存储器之间的互连必需是低延时并且是高机能，同时速度必需做到充沛快。那么若何实现这个方针呢？
在英特尔院士兼手艺斥地部结合总监Ravindranath (Ravi) V. Mahajan看来，尽量最尖端的工艺和手艺要求，归根结底离不开对物理极限的挑战。曩昔，一个包含CPU、GPU、电压调节器等的子系统需要设计面积约4000平方毫米，但若是把所有模块都零丁封装在一路，那么只要700平方毫米。
“设计面积会大幅削减。”Ravi说，因为模块间的物理距离缩减了，电压调节将变得加倍高效，旌旗传递也更高速，延迟得以下降，“将来英特尔不光仅能把硅片叠加到封装上，我们还能够把硅片直接放到封装里面，这就是‘嵌入式桥接’。英特尔是行业的首家能够提出这套手艺解决方案的供应商，这会让系统变得更薄，同时也让芯片的尺寸变得更小。”
整个业界都在络续鞭策进步多芯片封装架构的成长，以更好地知足高带宽、低功耗的需求。“英特尔拥有多项要害的根蒂手艺，包罗像EMIB、Foveros、AIB、MDIO，还有Co-EMIB等，英特尔的封装手艺能够实现向上以及向外的同时扩展，这也能够把分歧的逻辑较量单元放在同样的封装里，这是实现异构较量元素向外、向上扩展的主要手艺。”Ravi进一步介绍。
更复杂而天真的硅工艺
为了追逐最高密度以及高带宽的互连，英特尔正络续加大对3D互连裸片叠加相关手艺的斥地。
Ravi介绍，英特尔的AIB高级互连走线手艺每平方毫米Shoreline带宽密度能够达到130，Areal带宽密度能够达到150，同时针脚速度会达到2.0Gbps，物理层的能耗效率是0.85，比拟竞争敌手拥有显着的手艺优势；英特尔的MDIO手艺则能够在整个封装内实现裸片间的互连，手艺支撑小型芯片IP模块库的模块化系统设计，它能够供应更高的能源效率，并达到AIB手艺响应速度和带宽密度的两倍以上。
除此之外，英特尔还可以将一小块硅中介层放进芯片组封装里，得以在局部实现超高密度布线，使用硅工艺后，能够轻松地把单元单子导线数量成倍提高，达到200、400，甚至500到600。与之相合营，英特尔的Foveros手艺能够在常规铅笔的焦点直径巨细的根蒂裸单方面积之上搭载更多的单片，行使非常轻薄的晶圆进行生产。
若是将EMIB和Foveros相集成，则被被称为Co-EMIB(嵌入式多芯片互连桥接)手艺，其把2D和3D芯片进行融合，把分歧芯片进行分歧层面的朋分级，而且把它放在统一个封装内实现了实现高带宽、低功耗，保持了更高的较量机能和能力。
芯片间的“超高速公路”
Adel Elsherbini英特尔封装研究事业部组件研究部首席工程师进一步注释，封装互连手艺有两种首要的体式，一种是把首要相关功能在封装长进行集成；此外一个是SOC的体式，会把具备分歧功能属性的小芯片进行保持，并放在统一封装里，经由这种方式能够实现接近于单晶片的特点机能和功能。
“高密度垂直互连、全横向互连、全方位互连，这三种互连体式都能够提高我们每立方毫米上的功能并实现雷同于单镜片的机能。”Adel Elsherbini强调。
“不管是选择哪一种的实现路径，都需要我们做到异构集成和专门的带宽需求，而异构集成和专门的带宽需求也能够匡助我们去实现密度更高的多芯片集成。”Adel Elsherbini 透露，英特尔的具体微缩的偏向有三个：一个是用于堆叠裸片的高密度垂直互连，能够大幅度提高带宽，实现高密度裸片叠加；第二种是全局横向互连，在小芯片集成中包管更高的带宽；第三个是全方位互连，经由全方位互连能够实现我们之前所无法达到的3D堆叠带来的机能。
此外，Adel Elsherbini还介绍，英特尔的新的全向互连手艺(ODI)为封装中小型芯片之间的全方位互连通信供应了更大的天真性。芯片能够像EMIB手艺那样水平地与其他小芯片通信，也能够像Foveros手艺那样，经由硅通孔与底层裸芯片垂纵贯信。“ODI使用大的垂纵贯孔直接从封装基板到顶部裸晶圆片供电，这种大通孔比传统的硅通孔大得多，电阻低，能够供应更不乱的功率传输，同时经由叠加获得更高的带宽和更低的延迟。同时，这种方式削减了基片中所需的硅孔数，为有源晶体管释放了更多的面积，并优化了裸晶片的尺寸。”
