FinFET结构与特性
进一步看看两者间鳍片结构的差异，通过TEM的图像以及EDS图像，我们可以解析其极细微的差异，图4a、4b呈现的是i8以及S8中鳍式硅基板的形貌，包含了N型(N-Fins)以及P型(P-Fins)结构。
图4：(a)i8 FinFET结构的TEM图像；(b)S8 FinFET结构的TEM图像；(c)i8 FinFET结构的EDS图像；以及(d)S8 FinFET结构的EDS图像
两者的设计间存在着一些差异：首先，i8的N-Fins结构有二分之一的底部是相连的，这里跟S8的每个鳍片彼此间有很大的不同；表1统整了一些N-Fins的指标性尺寸，在这里我们可以发现两家的工艺设计走向不一样的路线，S8致力于增加与栅极接触的鳍片高度(Fin High)与鳍片宽度(Fin Width)，因此S8在这两个数字上都是略胜i8的，这个设计完全符合FinFET增加通道面积的概念。虽然i8可能在通道面积上略小于S8，但其鳍片间距却比S8小非常多，因此我们认为i8除了增加通道面积外，也兼顾缩小单元面积大小，因而能大幅增加SRAM单元数量。
表1：鳍片的高度、宽度与间距差异：i8 vs. S8
另一方面是材料的选择，从图4c、4d的EDS图像显示，两种10nm的FinFET成分组成是大同小异的，而且也没有出现跟以往不同的新材料，但是，i8在P-Fins的设计上有一个较独特的地方，我们发现了明显的锗(Ge)信号出现在鳍片上，而且整整涵盖了三分之一的鳍片，意即i8直接将锗元素添加于P-Fins结构中；而对照S8的设计，在P-Fins结构的顶端也可观察到锗信号，但是非常微弱，而且只占整体十分之一的鳍片长。
在2016年IEEE国际电子元件会议(International Electron Device Meeting，IEDM)的一篇文章‘Setting the Stage for 7/5 nm’中提及，在鳍片中添加锗确实能够有效地提升电洞的迁移率，，而且三星、GLOBALFOUNDRIES、IBM皆已计划在7nm工艺中使用，目前各厂尚未量产或大量添加，原因可能是尚未完全克服添加锗后形成的错位跟缺陷，但我们的确看到台积电已经在10nm量产中使用此技术领先群雄。
SiGe组成与应变
在目前的工艺中，磊晶所生长的硅锗(SiGe)结构系利用硅锗与硅之间晶格常数差异产生应变，从而提高载子的迁移率，这使得逻辑元件在相同尺寸下，性能可以得到很大的提升。为了让读者一窥SiGe全貌，我们准备一个极薄(依照图5中栅极下缘high-k材料的边界及其下方的鬼影判断，我们制备的样品宽度为一个鳍片左右，约5——10nm)的样品来观察鳍片上方磊晶的SiGe结构。
图5：(a)i8与(b)S8平行鳍片方向栅极与SiGe结构；(c)i8与(d)S8 SiGe结构处的EDS元素分布图
