首页 > 科技 >

DDR引脚芯片功能描述

2018-08-18 14:08:59 网络整理 阅读:81 评论:0

DDR引脚芯片功能描述

A0-A9,A10/AP,,A11,A12/BC#,A13:为地址输入,为 ACTIVATE命令提供行地址,同时为READ/WRTE命令提供列地址和自动预充电位(A10),以便从某个Bank的内存阵列里选出一个位置。LOAD MODE命令期间,地址输入提供一个操作码。地址输入的参考值是 VREFCA。

A12/BC#:在模式寄存器(MR)使能时,A12在READ和 WRITE命令期间被采样,

以决定burst chop(on-the-fly)是否会被执行(HIGH=BL8执行 burst chop),或

者LoW-BC4不执行 burst chop

BA0, BA1, BA2:是Bank地址输入,定义 ACTIVATE,READ、 WRITE或 PRECHARGE命令是对哪个Bank操作的。

BA[2:0]定义在 LOAD MODE命令期间哪个模式(MR0、MR1、MR2)被装载,BA[2:0]的参考值是ⅤREFCA

CK. CK#:差分时上钟输入,所有控制和地址输入信号在CK上升沿和CK#的下降沿交叉处被采样,输出数据选通(DQs,DQS#)参考与CK和CK#的交叉点。

CKE:时钟使能。使能(高)和禁止(低)内电路和DRAM上的时钟。由DDR3

SDRAM配置和操作模式决定特定电路被使能和禁止。CKE为低,提供 PRECHARGE POWER-DOWN和 SELF REFRESH操作(所有Bank都处于空闲),或着有效掉电(在任何Bank里的行有效)。CKE与掉电状态的进入、退出以及自刷新的进入同步。

CKE与直刷新的退出异步,输入Buffer(除了CKE、CK#、 RESET#和ODT)在POWER-DOWN期间被禁止。输入Buffer(除了CKE和 RESET#)在SELF REFRESH期间被禁止。CKE的参考值是ⅤREFCA。

CS#:片选信号。使能(低)和禁止(高)命令译码,当CS#为高时,所有命令被屏蔽、CS#提供了多Bank系统的Bank选择功能,CS#是命令代码的一部分,CS#的参考值是 VREFCA

相关文章