首页 > 科技 >

DDR引脚芯片功能描述(2)

2018-08-18 14:08:59 网络整理 阅读:81 评论:0

DM:数据输入屏蔽。DM是写数据的输入屏蔽信号,在写期间,当伴随输入数据的DM信号被采样为高时,输入数据被屏蔽。最然DM仅作为输入脚,但是,DM负载被设计成与DQ和DQS脚负载相匹配。DM的参考值是 VREFCA。 DM可选作为TDQS。

ODT:片上终端使能。ODT使能(高)和禁止(低)片内终端电阻,在常操作使能时,ODT仅对下面的引脚有效:DQ[7:0]、DQS、DQS#和DM。如果通过LOAD

MODE命令禁止,ODT输入被忽略。ODT的参考值是 VREFCA。

RAS#,CAS#,WE#:命令输入,这3个信号,连同CS#,定义一个命令,其参考值是ⅤREFCA。

RESET#:复位信号,低位有效,参考值是VSS,复位的断言是异步的。

DQ0-DQ7:数据输入/输出。双向数据,DQ[7:0],参考值是 VREFDO

DQS,DQS#:数据选通。读时是输出,边缘与读出的数据对齐。写时是输入,中心与写数据对齐。

TDQS,TDQS#:输出信号,终端数据选通。当TDQS使能时,DM禁止,TDQS和TDDS提供终端电阻。

VDD:电源电压,1.5V±0,075V。

VEDO:DQ电源,1.5V±0.075V。为了降低噪声,在芯片上进行了隔离。

VREFCA:控制、命令、地址的参考电压。 VREFCA在所有时刻(包括自刷新)都必须保持规定的电压。

VREFDQ:数据的参考电压。 VREFDQ在所有时刻(除了自刷新)都必须保持规定的电压。

VSS:地.

VSSQ:DQ地, 为了降低噪声,在芯片上进行了隔离

ZQ:输出驱动校准的外部参考,这个引脚应该连接240欧姆电阻到VSSQ

相关文章