今天，三星官网发文称已完成5nm FinFET工艺手艺的斥地，而且已经能够为用户供应样品。与7nm比拟，三星的5nm FinFET工艺手艺将逻辑区域效率提高了25%，功耗降低了20%，机能提高了10%，从而能够在更小的芯单方面积傍边供应更强的机能而且功耗更低。同时在6nm和7nm工艺方面也有了很大的进展。
除了从7nm到5nm的功率机能区域（PPA）改善之外，用户还能够使用三星的EUV手艺，在金属层图案化中使用EUV光刻，并削减掩膜层，同时能够供应更好的保真度。三星还将本身在7nm时代的所有常识产权用到了5nm工艺的研发傍边，是以能够削减客户从7nm过渡到5nm的成本，并能够预先验证设计生态系统，从而缩短5nm产物斥地的流程和时间。
三星Foundry与其“三星高级代工生态系统（SAFE）”合作伙伴亲切合作，为三星5纳米供应壮大的设计根蒂架构，包罗工艺设计套件（PDK），设计方式（DM），电子设计主动化（EDA）对象和IP自2018年第四时度起头供应。此外，三星Foundry已经起头向客户供应5nm多工程晶圆（MPW）办事。
三星电子锻造买卖执行副总裁Charlie Bae透露：“功完成5nm斥地，我们已经证实了我们在基于EUV的节点中的能力，响应客户对进步工艺手艺络续增进的需求，以区分其下一代产物，我们持续致力于加快基于EUV手艺的批量生产。”
今朝，三星已经预备好了5nm的样品，同时6nm已经成功流片，7nm可更快的批量生产。比拟之下，台积电5nm工艺已经进入试产阶段。
